HOME > 組込み適塾>講座一覧 > 組込み開発における検証効率化技法 【D04-02】

組込み開発における検証効率化技法D04-02

講義概要

講義日時:2017年8月7日(月)14:00~17:30

組込みシステムが大規模化する一方で、世界レベルの競争に勝つためには短期開発が求められる。設計品質を下げることなく設計・検証を効率的に進めるためには、どのような検証をいつどのようにして検証するかがポイントとなる。本講義では、検証の効率化に焦点をあてて、検証アーキテクトに必要な技法や考え方を解説と演習および事例を通じて学ぶ。

講師  三菱電機マイコン機器ソフトウエア株式会社 石野 禎将 

1981年三菱電機㈱入社後、通信機製作所にて、携帯電話・レーダ応用装置・人工衛星等の組込みLSIの開発、社内技術者教育、ソフトウエア開発プロセス改善、社内情報システム開発、および情報セキュリティ強化業務に従事。2007年から設計システム技術センターにて、FA・自動車搭載機器等の組込みシステム設計・検証技術の研究・開発に従事。2013年から現職。

講義内容

  1. 組込みシステム開発における検証について考える
  2. 面倒な検証作業を効率的に(手抜きではなく)行う
    • (1) デザインレビューを効率化する
    • (2) 流用設計に潜む問題を効率的に洗い出す
    • (3) 検証項目を削減する
    • (4) テストを自動化する
  3. 実際の開発事例を通じて考察する

受講要件

【受講要件】
●アーキテクチャ設計コースのベース科目修了程度の知識があり、検証の効率化に課題意識があること。
●組込みシステム開発に従事した経験がある、または従事する計画があること。
【事前学習のポイント】
●自職場・自業務(担当予定業務含む)における検証効率化の阻害要因を整理しておくこと。
●試験フェーズだけを考えるのではなく、設計段階からやるべき検証について考えておくこと。

教科書

講義2週間前に電子ファイル送付(事前学習を推奨)

講義に関連する解説記事・参考文献等

「ピアレビュー有効時間比率計測によるピアレビュー会議の改善と品質改善の効果」SEC journal Vol.10 No.1 Mar.2014   ( https://www.ipa.go.jp/files/000055772.pdf )

「テストツールまるわかりガイド(入門編)」ソフトウェアテスト技術振興協会,2012.7.2.  ( http://aster.or.jp/business/testtool_wg/pdf/Testtool_beginningGuide_Version1.0.0.pdf )

「書き換え自由なFPGAの罠から抜け出すために、三菱電機マイコン機器ソフトが講演」小島郁太郎, 日経テクノロジーonline 2014.10.14.
(http://techon.nikkeibp.co.jp/article/NEWS/20141011/382140/)

↑ページトップへ