第15回組込み適塾

  • D02-02
組込み開発における検証効率化技法（午後半日）

講義日時：2022年8月5日 14:00～ 17:30

講義概要

組込みシステムが大規模化する一方で、ワールドワイドの競争に勝つためには短期・低コスト開発が求められる。 品質低下を招くことなく設計・検証を効率的に進めるためには、開発初期段階で設計や検証の戦略を描くことが ポイントとなる。本講義では、設計段階から試験に至る開発プロセス全体の検証効率化に焦点をあてて、 検証アーキテクトに必要な考え方や技法を解説しグループ討議・事例を通じて理解を深める。

講師

所属
日本システムウエア株式会社社
講師名
石野禎将
1981年三菱電機㈱入社後、通信機製作所にて、携帯電話・レーダ応用装置・人工衛星等の組込みLSIの開発、社内技術者教育、ソフトウエア開発プロセス改善、社内情報システム開発、 情報セキュリティ強化業務に従事。2007年から設計システム技術センターにて、ＦＡ・ 自動車搭載機器等の組込みシステム設計・検証技術の研究・開発に従事。2013年三菱電機マイコン機器ソフトウエア㈱。2021年日本システムウエア㈱。

講義内容

本講義は、いわゆる「テスト」技法の講座ではありません。設計段階からプロジェクト全体を通して効率的に検証を進めるための考え方について議論します。
  1. 効率化を推進する検証アーキテクトの心構え
  2. 無駄削減・自動化による効率化
    • （１）ﾌﾛﾝﾄﾛｰﾃﾞｨﾝｸﾞ化（設計上流段階の検証強化）による手戻り削減
    • （２）ﾃﾞｻﾞｲﾝﾚﾋﾞｭｰの効率化（３）検証項目の削減　（４）ﾂｰﾙ活用による自動化
  3. 設計量削減による効率化
    • （１）効率的な再利用設計　　 （４）Ｕ字型開発ﾓﾃﾞﾙへの変革
  4. まとめ

受講要件

【受講要件】
  • ●組込みシステム開発プロセス全体の効率化に課題意識があること。
  • ●組込みシステム開発に従事した経験がある、または従事する計画があること。
【事前学習のポイント】
  • ●自職場・自業務（担当予定業務含む）における検証効率化の阻害要因を整理しておくこと。
  • ●テストフェーズだけを考えるのではなく、設計段階からやるべき検証について整理しておくこと。

受講にあたって必要な準備

  • Ａ４の白紙２枚、筆記具、グループ討議はカメラオンでZoomのブレイクアウトセッション機能を使います。

講義に関連する解説記事・参考文献・図書等