第17回組込み適塾

  • D03-02
組込み開発における検証効率化技法（午後半日）

講義日時：2024年7月25日 14:00～17:30

講義概要

組込みシステムが大規模化する一方で、ワールドワイドの競争に勝つためには短期・低コスト開発が求められる。
品質低下を招くことなく設計・検証を効率的に進めるためには、関係者との的確なコミュニケーションと開発初期からの設計・検証戦略の共有がポイントになる。本講義では、設計段階からの開発プロセス全体の検証効率化に焦点をあてて、検証アーキテクトに必要な考え方や技法を概観しグループ討議・事例を通じて理解を深める。

講師

所属
三菱電機（株）
講師名
久野 倫義
1989年三菱電機㈱入社、通信機器のFW開発、各種システムの設計・開発に従事。2005年から設計システム技術センターにて、ＦＡ・自動車搭載機器等の設計・検証技術及び設計プロセスの研究・開発に従事。2018年から情報処理推進機構に出向し、組込みSW開発プロセス及びDX推進事業に従事。2021年から設計システム技術センターにて、製品セキュリティの研究・開発に従事。

講義内容

本講義は、いわゆる「テスト」技法の講座ではありません。設計段階からプロジェクト全体を通して効率的に検証を進めるための考え方を概観し、受講生間の議論を通じて気付きを得てもらえればと思います。
  1. 関係者との的確なコミュニケーション
  2. 無駄削減・自動化による効率化
    • （１）ﾌﾛﾝﾄﾛｰﾃﾞｨﾝｸﾞ化（設計上流段階の検証強化）による手戻り削減　　　
      （２）ﾃﾞｻﾞｲﾝﾚﾋﾞｭｰの効率化　　（３）検証項目の削減　　（４）ﾂｰﾙ活用による自動化
  3. 設計量削減による効率化
    • （１）効率的な再利用設計　　 （２）Ｕ字型開発ﾓﾃﾞﾙの取り込み
  4. まとめ

受講要件

【受講要件】
  • ●組込みシステム開発プロセス全体の効率化に課題意識があること。
  • ●組込みシステム開発に従事した経験がある、または従事する計画があること。　　
【事前学習のポイント】
  • ●自職場・自業務（担当予定業務含む）における検証効率化の阻害要因を整理しておくこと。
  • ●テストフェーズだけを考えるのではなく、設計段階からやるべき検証について整理しておくこと

受講にあたって必要な準備

  • 筆記具。

講義に関連する解説記事・参考文献・図書等